亚洲av成人精品日韩一区,97久久久精品综合88久久,玩弄japan白嫩少妇hd,亚洲av片不卡无码久久,玩弄人妻少妇500系列

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

使用Xilinx FPGA實(shí)現(xiàn)OFDM系統(tǒng)

FPGA之家 ? 來源:FPGA之家 ? 2023-07-10 10:50 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

OFDM中調(diào)制使用IFFT,解調(diào)使用IFFT,在OFDM實(shí)現(xiàn)系統(tǒng)中,F(xiàn)FT和IFFT時(shí)必備的關(guān)鍵模塊。在使用Xilinx的7系列FPGA(KC705)實(shí)現(xiàn)OFDM系統(tǒng)時(shí),有以下幾種選擇:

(1)在Vivado中調(diào)用官方的FFT的IP核(AXI-Stream總線);

(2)在Vivado HLS中調(diào)用官方的FFT的IP核(內(nèi)部FFT通信AXI-Stream總線),可以自己增加外部封裝接口類型;

(3)Verilog編寫FFT,很復(fù)雜,找到了一個(gè)1024點(diǎn)的并行流水線的,但是資源耗費(fèi)太大,8192點(diǎn)時(shí)很難滿足,不采用;

(4)使用HLS用C語言自己編寫FFT,程序比較簡單,開發(fā)快,但是我需要100M時(shí)鐘下跑8192點(diǎn)FFT的時(shí)鐘時(shí)序約束不夠,跑不到100M;

最后還是選擇使用HLS里面調(diào)用FFT的庫,并且根據(jù)我們的項(xiàng)目需要,對其外部輸入輸出封裝成一個(gè)AXI-Master接口,并且在Devcpp里面使用C語言實(shí)現(xiàn)(不考慮延時(shí)和資源消耗等)對比結(jié)果,發(fā)現(xiàn)基本一致。

本節(jié)主要講Devcpp里的實(shí)現(xiàn)結(jié)果。

1.定義計(jì)算點(diǎn)數(shù)和復(fù)數(shù)類型

f592e08c-1ec9-11ee-962d-dac502259ad0.png

2.計(jì)算

(1)初始化蝶形因子;

(2)比特反轉(zhuǎn),變址運(yùn)算;

(3)FFT蝶形循環(huán)計(jì)算;

(4)計(jì)算功率,輸出結(jié)果;

f5bf2598-1ec9-11ee-962d-dac502259ad0.png

3.結(jié)果驗(yàn)證

以100Hz的sin函數(shù)作為輸入信號(hào),幅值-1~1,輸出功率最大值在p[100],趨近于1。

f5de5e5e-1ec9-11ee-962d-dac502259ad0.png

4.計(jì)算IFFT

(1)將輸入的復(fù)數(shù)取共軛;

(2)調(diào)用FFT;

(3)對輸出的數(shù)據(jù)取共軛;

完成。

最初始的sin信號(hào)如下:

f60b1ca0-1ec9-11ee-962d-dac502259ad0.png

經(jīng)過FFT之后,對結(jié)果取共軛,并且縮小N點(diǎn)(8192)倍,再次調(diào)用FFT,對輸出取共軛,得到IFFT結(jié)果如下:

f61e1f9e-1ec9-11ee-962d-dac502259ad0.png

??審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1645

    文章

    22046

    瀏覽量

    618290
  • Xilinx
    +關(guān)注

    關(guān)注

    73

    文章

    2185

    瀏覽量

    125300
  • FFT
    FFT
    +關(guān)注

    關(guān)注

    15

    文章

    445

    瀏覽量

    60994
  • C語言
    +關(guān)注

    關(guān)注

    180

    文章

    7632

    瀏覽量

    141674
  • HLS
    HLS
    +關(guān)注

    關(guān)注

    1

    文章

    133

    瀏覽量

    24855

原文標(biāo)題:FPGA實(shí)現(xiàn)OFDM通信——FFT與IFFT(1)——C語言實(shí)現(xiàn)N點(diǎn)FFT

文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    應(yīng)用于LTE-OFDM系統(tǒng)的Viterbi譯碼在FPGA中的實(shí)現(xiàn)

    應(yīng)用于LTE-OFDM系統(tǒng)的Viterbi譯碼在FPGA中的實(shí)現(xiàn)OFDM系統(tǒng)中,為了獲得正確無
    發(fā)表于 09-19 09:41

    【參考書籍】基于XILINX FPGAOFDM通信系統(tǒng)基帶設(shè)計(jì)—史治國

    本帖最后由 eehome 于 2013-1-5 10:02 編輯 第1章正交頻分復(fù)用系統(tǒng)的基本原理. 1.1 無線通信系統(tǒng) 1.2 ofdm系統(tǒng)發(fā)展歷史與現(xiàn)狀 1.2.1 發(fā)展歷
    發(fā)表于 04-24 09:21

    【基于Xilinx FPGAOFDM通信系統(tǒng)基帶設(shè)計(jì)】隨書光盤

    物理層標(biāo)準(zhǔn)IEEE 802.11a為實(shí)例,研究如何在FPGA實(shí)現(xiàn)一個(gè)OFDM通信系統(tǒng)的基帶收發(fā)機(jī)?!痘?b class='flag-5'>XILINX
    發(fā)表于 11-02 11:09

    adc采樣后數(shù)據(jù)無法實(shí)現(xiàn)ofdm(fft)解調(diào)

    近期在利用fpga spartan6系列進(jìn)行OFDM系統(tǒng)開發(fā)工作,基帶實(shí)現(xiàn)平臺(tái)為xilinx spartan6系列,我們
    發(fā)表于 08-14 22:02

    怎么使用xilinx系統(tǒng)生成器實(shí)現(xiàn)ofdm

    大家好?。。?我正在使用xilinx系統(tǒng)生成器實(shí)現(xiàn)ofdm。在發(fā)送器部分,對于星座映射,我使用的是16位QAM,這是一個(gè)matlab文件。通過使用“Mcode塊”,我有點(diǎn)將matlab
    發(fā)表于 04-19 10:32

    怎么使用FPGA實(shí)現(xiàn)OFDM系統(tǒng)同步算法?

    OFDM同步技術(shù)的目的就是為了防止碼間干擾和載波干擾。當(dāng)前OFDM同步的算法是根據(jù)OFDM原理提出的基于數(shù)據(jù)符號(hào)方法,它的優(yōu)點(diǎn)是捕獲快、精度高,適合分組數(shù)據(jù)通信,具體的實(shí)現(xiàn)是在分組數(shù)據(jù)
    發(fā)表于 08-19 08:22

    基于FPGAOFDM 寬帶數(shù)據(jù)通信同步系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

    基于FPGAOFDM 寬帶數(shù)據(jù)通信同步系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn):正交頻分復(fù)用(OFDM)是第四代移動(dòng)通信的核心技術(shù),本文介紹了一種基于
    發(fā)表于 06-25 08:18 ?44次下載

    OFDM系統(tǒng)中DAGC的應(yīng)用研究及FPGA實(shí)現(xiàn)

    OFDM系統(tǒng)中DAGC的應(yīng)用研究及FPGA實(shí)現(xiàn) 介紹IDFT/DFT精度在OFDM系統(tǒng)基帶解調(diào)
    發(fā)表于 12-30 10:10 ?1次下載

    導(dǎo)頻疊加OFDM同步方法的FPGA實(shí)現(xiàn)

    導(dǎo)頻疊加OFDM同步方法的FPGA實(shí)現(xiàn),目前正交頻分復(fù)用(OFDM)技術(shù)已經(jīng)成為第四代移動(dòng)通信研究的熱點(diǎn),同時(shí)OFDM同步又是
    發(fā)表于 02-20 15:15 ?2364次閱讀
    導(dǎo)頻疊加<b class='flag-5'>OFDM</b>同步方法的<b class='flag-5'>FPGA</b><b class='flag-5'>實(shí)現(xiàn)</b>

    基于FPGAOFDM系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

    本文基于802.16a協(xié)議的原理架構(gòu),本著小成本、高效率的設(shè)計(jì)思想,建立了一個(gè)基于FPGA的可實(shí)現(xiàn)流水化運(yùn)行的OFDM系統(tǒng)的硬件平臺(tái),包括模擬前端及
    發(fā)表于 05-25 09:38 ?6721次閱讀
    基于<b class='flag-5'>FPGA</b>的<b class='flag-5'>OFDM</b><b class='flag-5'>系統(tǒng)</b>設(shè)計(jì)與<b class='flag-5'>實(shí)現(xiàn)</b>

    應(yīng)用于LTE_OFDM系統(tǒng)的Viterbi譯碼在FPGA中的實(shí)現(xiàn)

    應(yīng)用于LTE_OFDM系統(tǒng)的Viterbi譯碼在FPGA中的實(shí)現(xiàn)
    發(fā)表于 05-11 11:30 ?11次下載

    如何使用FPGA設(shè)計(jì)和實(shí)現(xiàn)OFDM系統(tǒng)OFDM中的FFT模塊設(shè)計(jì)及其FPGA實(shí)現(xiàn)

    建立了一個(gè)基于FPGA的可實(shí)現(xiàn)流水化運(yùn)行的OFDM系統(tǒng)的硬件平臺(tái),包括模擬前端、基于FPGAOFDM
    發(fā)表于 12-13 16:45 ?22次下載
    如何使用<b class='flag-5'>FPGA</b>設(shè)計(jì)和<b class='flag-5'>實(shí)現(xiàn)</b><b class='flag-5'>OFDM</b><b class='flag-5'>系統(tǒng)</b>和<b class='flag-5'>OFDM</b>中的FFT模塊設(shè)計(jì)及其<b class='flag-5'>FPGA</b><b class='flag-5'>實(shí)現(xiàn)</b>

    如何使用FPGA實(shí)現(xiàn)高速移動(dòng)下的OFDM均衡器

    在高速移動(dòng)下,OFDM系統(tǒng)載波閫正交性被破壞,出現(xiàn)裁波問干擾(ICI),嚴(yán)重影響系統(tǒng)性能,必須采用適當(dāng)?shù)木饧夹g(shù)以補(bǔ)償ICI。為了保證通信的有效性和實(shí)時(shí)性要求,使用FPGA
    發(fā)表于 01-27 15:52 ?13次下載
    如何使用<b class='flag-5'>FPGA</b><b class='flag-5'>實(shí)現(xiàn)</b>高速移動(dòng)下的<b class='flag-5'>OFDM</b>均衡器

    Xilinx FFT IP核到FPGA實(shí)現(xiàn)OFDM

    筆者在校的科研任務(wù),需要用FPGA搭建OFDM通信系統(tǒng),而OFDM的核心即是IFFT和FFT運(yùn)算,因此本文通過Xilinx FFT IP核的
    的頭像 發(fā)表于 07-10 10:43 ?1760次閱讀
    從<b class='flag-5'>Xilinx</b> FFT IP核到<b class='flag-5'>FPGA</b><b class='flag-5'>實(shí)現(xiàn)</b><b class='flag-5'>OFDM</b>

    基于FPGAOFDM調(diào)制器設(shè)計(jì)與實(shí)現(xiàn)

    電子發(fā)燒友網(wǎng)站提供《基于FPGAOFDM調(diào)制器設(shè)計(jì)與實(shí)現(xiàn).pdf》資料免費(fèi)下載
    發(fā)表于 10-26 09:25 ?2次下載
    基于<b class='flag-5'>FPGA</b>的<b class='flag-5'>OFDM</b>調(diào)制器設(shè)計(jì)與<b class='flag-5'>實(shí)現(xiàn)</b>