Soc芯片的片外存儲器

FLASH設(shè)計實例

**NOR FLASH **

NAND FLASH

主存儲器的主要技術(shù)指標

• 存儲容量
  存儲器可以容納的二進制信息量（尋址空間，由CPU的地址線決定）
• 實際存儲容量： 在計算機系統(tǒng)中具體配置了多少內(nèi)存。
• 存取速度： 存取時間是指從啟動一次存儲器操作到完成該操作所經(jīng)歷的時間，也稱為讀寫周期；
• 可靠性： 用平均故障間隔時間來衡量MTBF（mean time between failure）
• 功耗： 每個存儲元消耗功率的大小

DRAM和SRAM時序比較

DRAM ：

SRAM ： 地址、數(shù)據(jù)和控制信號在同一上升沿變化

外部存儲器控制器

連接在AHB總線上，管理片外存儲器，如FLASH、SRAM、DDR等；

EMI在SOC芯片中的位置：

EMI控制器

• 支持SRAM、SDRAM、ROM、NOR FLASH及NAND FLASH，芯片外部存儲接口模塊提供了對這些外部存儲器的讀寫接口，并且可以通過配置相關(guān)的寄存器，靈活的實現(xiàn)對不同外部存儲器的操作。

片選信號和地址范圍，普通SRAM接口

• 提供6個可配置的片選信號：CSA、CSB、CSC、CSD、CSE、CSF，用來實現(xiàn)對ROM、SARM、NOR FLASH 的片選。其中CSE、CSF與SDRAM片選信號復用；
• 每個片選支持的最大尋址范圍為64M
• 每個片選可配的起始地址
• 啟動片選可選配16位總線或者32位總線

支持SDRAM接口

• 提供2個相互獨立的與SRAM復用的片選信號：SD_CSF，SD_CSF，作為SDRAM的片選，與SRAM、ROM、FLASH的片選CSE CSF復用
• 每個片選支持有4個bank的SDRAM，支持同時激活active最多達4個bank
• 提供選用的SDRAM型號，tRC，tRP,tRCD,CAS latency可配置

支持NAND FLASH接口

• 提供一個片選：nand_cs
• 只支持整個pape的操作，也就是每次讀寫都是一個pape。通過配置地址寄存器，控制字寄存器，然后對數(shù)據(jù)寄存器進行訪問，從而完成對NAND FLASH的操作
• 支持從NAND FLASH直接進行系統(tǒng)啟動
• 支持ECC校驗的一位糾錯
• 只支持8位數(shù)據(jù)線的NAND FLASH

SRAM控制器IP的設(shè)計

接口信號：

• AHB slave接口信號
• 輸出給SRAM的控制器

AHB接口（標準slave）

片外SRAM存儲器接口

SRAM控制器結(jié)構(gòu)

SRAM控制器模塊劃分

• **BUS **接口

1. 處理AHB接口信號
2. 區(qū)分寄存器操作，存儲器操作

• 寄存器

1. 控制存儲器地址范圍、位寬
2. 控制存儲器訪問方式

• **SRAM **狀態(tài)機

1. 處理有效的存儲器操作
2. 考慮各種傳輸類型：Burst長度、數(shù)據(jù)位寬、讀寫操作
3. 控制輸出信號的時序

• **SRAM **接口

1. 根據(jù)狀態(tài)機的控制輸出相應(yīng)的信號給SRAM
2. 匹配總線位寬和SRAM位寬

SRAM控制器狀態(tài)機的設(shè)計

• IDLE狀態(tài)
• 讀數(shù)據(jù)準備狀態(tài)
• 寫數(shù)據(jù)狀態(tài)
• 寫數(shù)據(jù)準備狀態(tài)
• 寫數(shù)據(jù)狀態(tài)

EMI模塊設(shè)計小結(jié)

• 掛在AHB總線上
• 接口信號

1. AHB總線接口信號
2. 片外存儲器SRAM控制信號

• 子模塊劃分

1. 總線接口模塊
2. SRAM接口模塊
3. SRAM狀態(tài)機：控制寄存器的訪問方式、時序、傳輸類型等