格雷碼是一種循環(huán)二進(jìn)制編碼，特點是相鄰數(shù)變化時只有一位數(shù)據(jù)跳變。

• 4位二進(jìn)制和格雷碼對應(yīng)如下：

1、二進(jìn)制到格雷碼轉(zhuǎn)換

• Verilog實現(xiàn)

1module bin_to_gray 
 2#(
 3    parameter WIDTH = 4
 4)
 5(
 6    input [WIDTH-1:0] in,
 7    output [WIDTH-1:0] out
 8);
 9
10assign out = in ^ (in >> 1);
11
12endmodule

• 仿真波形：

2、格雷碼轉(zhuǎn)二進(jìn)制

• Verilog實現(xiàn)：

1module gray_to_bin
 2#(
 3    parameter WIDTH = 4
 4)
 5(
 6    input [WIDTH-1:0] in,
 7    output [WIDTH-1:0] out
 8);
 9
10// assign out[0] = ^in[3:0];
11// assign out[1] = ^in[3:1];
12// assign out[2] = ^in[3:2];
13// assign out[3] = in[3];
14
15genvar i;
16generate
17    assign out[WIDTH-1] = in[WIDTH-1];
18    for(i=0; i1; i=i+1) begin
19       assign out[i] = ^in[WIDTH-1:i]; 
20    end
21endgenerate

• 仿真波形：