一般情況下ILA和VIO都是用在chipscope上使用,VIO可以作為在chipscope時模擬IO。
譬如:
在使用chipscope時需要使用按鍵出發(fā),但是沒有設(shè)計按鍵或者板子不再身邊,所以需要模擬按鍵輸入還有其他信號的輸出。
參數(shù)配置,配置輸入探針數(shù)量和輸出探針數(shù)量。分別可以設(shè)置0-256個。
probe in ports參數(shù)配置,配置數(shù)據(jù)探針位寬
probe out port:參數(shù)配置輸出探針的數(shù)據(jù)位寬,及初始化數(shù)據(jù)(in hex)
在hw_vio界面加入配置的輸入及輸出探針,并且對應(yīng)的參數(shù)可以設(shè)置.
1、模擬的按鍵IO,可以設(shè)置成active_high buttom.
2、對于輸出參數(shù),可以設(shè)置成text
對于里面設(shè)置的值,就是觸發(fā)后信號保持的狀態(tài)數(shù)據(jù)
在hw_ILA界面,將ila的信號探針數(shù)據(jù)加入Trigger setup和waveform中。只要在
number of windows:指采樣窗口個數(shù)。
window data depth:采樣深度,要考慮能完整采樣一幀數(shù)據(jù)以上,圖上采樣深度是128K = 131072 / 1024
trigger position in window:窗口出發(fā)位置就是指紅色那根T線。設(shè)置一個參數(shù)為的是能正常等待出發(fā)。如果設(shè)置這個值為0,那么就不需要任何觸發(fā)按鍵或者觸發(fā)源來觸發(fā)。所以需要設(shè)定一個值
按啟動運行按鈕,讓ila處于waiting for trigger模式,等待出發(fā),然后再hw_vios上觸發(fā)模擬復(fù)位按鈕,
就會出發(fā)對應(yīng)的信號。
代碼實例化如圖所示。
ILA_wrapper ILA(
.clk ( ),
.probe0 ( ),
.probe1 ( ),
.probe_out0 ( ),
.probe_out1 ( ),
.probe_in0 ( )
)
-
VIO
+關(guān)注
關(guān)注
0文章
11瀏覽量
10403 -
Chipscope
+關(guān)注
關(guān)注
0文章
16瀏覽量
12223 -
模擬io
+關(guān)注
關(guān)注
0文章
5瀏覽量
2495
原文標(biāo)題:vivado VIO (virtual input output)虛擬IO使用
文章出處:【微信號:gh_9d70b445f494,微信公眾號:FPGA設(shè)計論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
XILINX FPGA Debug with VIO and TCL
求問為什么在使用chipscope的時候時鐘連不上?
使用VIO IP在ISE Design SUite軟件中調(diào)試時遇到以下錯誤該怎么辦?
Chipscope中的ILA,VIO和ATC2有什么區(qū)別?
AD7982的VREF與VDD/VIO之間是否有時序要求?
Chipscope學(xué)習(xí)教程

CHipScoPe使用
Chipscope的使用
Xilinx FPGA ChipScope的ICON/ILA/VIO核使用

SDK和ChipScope配合工作
chipscope使用教程以及FPGA在線調(diào)試的方法
VIO比chipscope有多大優(yōu)勢?

Vivado之VIO原理及應(yīng)用

評論