本文轉(zhuǎn)載自: OpenFPGA微信公眾號
頭文件主要使用“文件包括”處理,所謂"文件包含"處理是一個源文件可以將另外一個源文件的全部內(nèi)容包含進(jìn)來,即將另外的文件包含到本文件之中。Verilog語言提供了`include命令用來實(shí)現(xiàn)"文件包含"的操作。
我在頭文件中定義了一個全局變量如下:
我在使用這個全局變量時,始終提示找不到這個全局變量:
出現(xiàn)這個問題,主要有兩方面原因:
1、頭文件類型需要注意:
其中箭頭部分可以修改類型。
2、引用錯誤:
output reg [WIDTH-1:0] LED;
上面是錯誤的,正確如下:
output reg ['WIDTH-1:0] LED;
其中第一個引起出錯的可能比較小,試過用其他類型(Verilog源文件類型)也不會有問題。
關(guān)于文件包含的使用注意以下幾點(diǎn):
審核編輯:何安
-
Vivado
+關(guān)注
關(guān)注
19文章
835瀏覽量
68743
發(fā)布評論請先 登錄
AN20-儀表低通濾波器的應(yīng)用注意事項(xiàng)

PCBA生產(chǎn)注意事項(xiàng)

TPA3140D2 EMC設(shè)計注意事項(xiàng)

TMS320DM644x熱注意事項(xiàng)

TPS65233、TPS65235的LNB設(shè)計注意事項(xiàng)

脈沖式充電器的使用注意事項(xiàng)
繞線電感定制的注意事項(xiàng)
共模電感定制的注意事項(xiàng)
LiFePO4設(shè)計注意事項(xiàng)

人機(jī)接口電感式觸摸按鈕的設(shè)計注意事項(xiàng)

評論