亚洲av成人精品日韩一区,97久久久精品综合88久久,玩弄japan白嫩少妇hd,亚洲av片不卡无码久久,玩弄人妻少妇500系列

您好,歡迎來電子發(fā)燒友網(wǎng)! ,新用戶?[免費注冊]

您的位置:電子發(fā)燒友網(wǎng)>源碼下載>VHDL/Verilog/EDA源碼>

硬件描述語言VHDL優(yōu)點及缺點

大?。?/span>0.08 MB 人氣: 2018-03-30 需要積分:0

  1987年, VHDL被正式確定為IEEE 1076標(biāo)準(zhǔn)。 VHDL是一種強類型語言, 具有豐富的表達能力, 可使各種復(fù)雜度(系統(tǒng)級、 電路板級、 芯片級、 門級)的電路網(wǎng)絡(luò)在同一抽象程度上被描述。 其支持系統(tǒng)級、 寄存器級、 門級三種不同層次的設(shè)計, 是未來數(shù)字系統(tǒng)設(shè)計的主流方式。 1988年, Milstd454規(guī)定所有為(美國)國防部設(shè)計的ASIC產(chǎn)品必須采用VHDL來描述。 1993年, IEEE 1076標(biāo)準(zhǔn)被升級、 更新, 新的VHDL標(biāo)準(zhǔn)為IEEE 1164。 1996年, IEEE 1076.3成為VHDL綜合標(biāo)準(zhǔn)。
?

非常好我支持^.^

(0) 0%

不好我反對

(0) 0%

      發(fā)表評論

      用戶評論
      評價:好評中評差評

      發(fā)表評論,獲取積分! 請遵守相關(guān)規(guī)定!

      ?