FPGA的詳細(xì)開發(fā)流程

??FPGA 的詳細(xì)開發(fā)流程就是利用 EDA 開發(fā)工具對(duì) FPGA 芯片進(jìn)行開發(fā)的過程，所以 FPGA 芯片開發(fā)流程講的并不是芯片的制造流程，區(qū)分于 I...

2023-07-04 標(biāo)簽：fpga電路設(shè)計(jì)IC設(shè)計(jì) 5981 0

為什么需要時(shí)鐘門控？時(shí)鐘門控終極指南

時(shí)鐘門控（Clock Gating）** 是一種在數(shù)字IC設(shè)計(jì)中某些部分不需要時(shí)關(guān)閉時(shí)鐘的技術(shù)。這里的“部分”可以是單個(gè)寄存器、模塊、子系統(tǒng)甚至整個(gè)SoC。

2023-06-29 標(biāo)簽：寄存器IC設(shè)計(jì)SoC芯片 2707 0

回顧下功耗的定義及其組成部分并總結(jié)降低功耗的常用方案

隨著工藝節(jié)點(diǎn)的不斷發(fā)展（現(xiàn)在普遍是28nm,22nm,16nm,14nm,甚至有的都在做7nm）,芯片的性能需求越來越高，規(guī)模也越來越大

2023-06-29 標(biāo)簽：CMOS寄存器IC設(shè)計(jì) 3627 0

IC設(shè)計(jì)中的功耗挑戰(zhàn)和低功耗設(shè)計(jì)

在早期的IC設(shè)計(jì)中，關(guān)注的參數(shù)主要是性能(timing)和面積(area)。EDA工具在滿足性能要求的情況下，最小化面積。

2023-06-29 標(biāo)簽：CMOSIC設(shè)計(jì)EDA工具 917 0

跨時(shí)鐘域信號(hào)該如何處理呢？

跨時(shí)鐘域是如何產(chǎn)生的呢？現(xiàn)在的芯片（比如SOC，片上系統(tǒng)）集成度和復(fù)雜度越來越高，通常一顆芯片上會(huì)有許多不同的信號(hào)工作在不同的時(shí)鐘頻率下。

2023-06-27 標(biāo)簽：IC設(shè)計(jì)SoC系統(tǒng)同步器 1926 0

從處理單bit跨時(shí)鐘域信號(hào)同步問題來入手

在數(shù)字電路中，跨時(shí)鐘域處理是個(gè)很龐大的問題，因此將會(huì)作為一個(gè)專題來陸續(xù)分享。今天先來從處理單bit跨時(shí)鐘域信號(hào)同步問題來入手。

2023-06-27 標(biāo)簽：FPGA設(shè)計(jì)IC設(shè)計(jì)仿真器 2199 0

同步FIFO設(shè)計(jì)詳解及代碼分享

FIFO （先入先出, First In First Out ）存儲(chǔ)器，在 FPGA 和數(shù)字 IC 設(shè)計(jì)中非常常用。 根據(jù)接入的時(shí)鐘信號(hào)，可以分為同步 ...

2023-06-27 標(biāo)簽：fpga存儲(chǔ)器IC設(shè)計(jì) 2750 0

FIFO的結(jié)構(gòu)與深度計(jì)算介紹

在IC設(shè)計(jì)中，模塊與模塊之間的通信設(shè)計(jì)中，多時(shí)鐘的情況已經(jīng)不可避免；數(shù)據(jù)在不同時(shí)鐘域之間的傳輸很容易引起亞穩(wěn)態(tài)；異步FIFO就是一種簡(jiǎn)單、快捷的解決方案。

2023-06-27 標(biāo)簽：單片機(jī)IC設(shè)計(jì)FIFO存儲(chǔ) 5043 0

數(shù)字IC前端設(shè)計(jì)流程及工具

以門級(jí)網(wǎng)表（Netlist）生成為分界線，之前稱為前端，之后稱為后端。

2023-06-25 標(biāo)簽：IC設(shè)計(jì)RTLDFT 2532 0

數(shù)字IC驗(yàn)證之基本的TLM通信

提高驗(yàn)證生產(chǎn)力的關(guān)鍵之一就是在合適的**抽象層次**思考問題和完成驗(yàn)證工作，為此UVM提供了 **事務(wù)級(jí)別（transaction level）** 的...

2023-06-25 標(biāo)簽：IC設(shè)計(jì)UVMTLM 905 0

數(shù)字IC驗(yàn)證之UVM概述

UVM提供了實(shí)現(xiàn) **覆蓋驅(qū)動(dòng)驗(yàn)證（coverage-driven verification ，CDV）** 的框架。 CDV結(jié)合了自動(dòng)測(cè)試向量生成，自...

2023-06-25 標(biāo)簽：IC設(shè)計(jì)UVMVerilog語言 2886 0

數(shù)字IC設(shè)計(jì)中的建立時(shí)間和保持時(shí)間

??本文主要介紹了建立時(shí)間和保持時(shí)間。

2023-06-21 標(biāo)簽：IC設(shè)計(jì)數(shù)字信號(hào)觸發(fā)器 3919 0

開環(huán)響應(yīng)、環(huán)路響應(yīng)、閉環(huán)響應(yīng)與相位裕度關(guān)系淺析

在研究運(yùn)放形成的反饋系統(tǒng)時(shí)，相位裕度是衡量穩(wěn)定性的一個(gè)重要指標(biāo)。因此，明確相位裕度與運(yùn)放的開環(huán)，環(huán)路，閉環(huán)響應(yīng)的關(guān)系是一個(gè)重要的問題，有助于我們更好地在...

2023-06-18 標(biāo)簽：IC設(shè)計(jì)運(yùn)放器 9152 0

IC驗(yàn)證入門基礎(chǔ)—Vim的配置

Vim或者是gvim是我們IC設(shè)計(jì)或者驗(yàn)證工程師，日常工作當(dāng)中常用到的一個(gè)編輯器，我們的RTL代碼就是在vim當(dāng)中寫的，而gvim是vim的圖形化界面，...

2023-06-15 標(biāo)簽：IC設(shè)計(jì)RTLVIM 1448 0