作者：hitercch

版權(quán)聲明：本文為博主原創(chuàng)文章，遵循 CC 4.0 BY-SA 版權(quán)協(xié)議，轉(zhuǎn)載請附上原文出處鏈接和本聲明。
本文鏈接：https://blog.csdn.net/u011747505/article/details/105331413

操作系統(tǒng)：Ubuntu 18.04.4 LTS

命令lsb_release -a

安裝Vitis

https://www.xilinx.com/support/download/index.html/content/xilinx/en/dow...

在線安裝網(wǎng)速很慢，離線下載安裝包，Xilinx_Vitis_2019.2_1106_2127.tar 30.76GB

解壓縮

tar xvf Xilinx_Vitis_2019.2_1106_2127.tar

安裝，需要至少120G磁盤空間，最好150G以上

cd Xilinx_Vitis_2019.2_1106_2127/

./xsetup

安裝完成

安裝petalinux

略

進(jìn)入正題

首先打開Vivado 2019.2，F(xiàn)ile->New Project

Next,項目名稱edt_zcu102_demo

默認(rèn)

接下來的兩個界面Add Sources和Add Constraints都直接Next，然后選擇Boards，選擇ZCU102，Next

Finish，之后項目自動打開，點Create Block Design

設(shè)計名稱edt_zcu102_demo,然后OK

Add IP，如下圖紅色箭頭所示

輸入znyq進(jìn)行過濾，并選擇Zynq UltraScale+ MPSoC

點擊Run Block Automation

默認(rèn)，點OK

雙擊紅框位置，查看自動化效果

點左側(cè)PS-PL Configuration，展開，并將紅框中的勾選框取消勾選，結(jié)果如圖，OK

空白處右鍵，點擊Validate Design

驗證成功提示

右鍵Design Sources下的文件，點擊Create HDL Wrapper

默認(rèn)，點OK

創(chuàng)建完成之后，展開edt_zcu102_demo_wrapper，右鍵左側(cè)紅箭頭，然后點Generate Output Products…

默認(rèn)，點Generate

并生成最終的edt_zcu102_wrapper.xsa文件【TODO：此過程參考另一個教程】

使用petalinux生成linux鏡像

petalinux和bsp（Board Support Packages）文件這里下載https://www.xilinx.com/support/download/index.html/content/xilinx/en/dow...

我的petalinux安裝在~/Desktop/petalinux/下

執(zhí)行命令source ~/Desktop/petalinux/settings.sh

進(jìn)入bsp文件所在目錄

創(chuàng)建工程命令petalinux-create -t project -s xilinx-zcu102-v2019.2-final.bsp

根據(jù)edt_zcu102_wrapper.xsa文件所在目錄（注意不是文件，也不要拷貝.xsa至當(dāng)前目錄下）重新配置petalinux-config --get-hw-description='/home/caochenghua/project_1edt_zcu102/'

參考文獻(xiàn)

ug1209-embedded-design-tutorial.pdf

下載地址 https://www.xilinx.com/support/documentation/sw_manuals/xilinx2019_2/ug1...