高速ADC供電指南
為使高速模數(shù)轉(zhuǎn)換器發(fā)揮最高性能，必須為其提供干凈的直流電源。高噪聲電源會導致信噪比(SNR)下降和/或ADC輸出中出現(xiàn)不良的雜散成分。本文將介紹有關(guān)ADC電源域和靈敏度的背景知識，并討論為高速ADC供電的基本原則。
模擬電源和數(shù)字電源
當今的大部分高速模數(shù)轉(zhuǎn)換器至少都有兩個電源域：模擬電源(AVDD)和數(shù)字與輸出驅(qū)動器電源(DRVDD)。一些轉(zhuǎn)換器還有一個附加模擬電源，通常應(yīng)作為本文所討論的額外AVDD電源來處理。轉(zhuǎn)換器的模擬電源和數(shù)字電源是分離的，以防數(shù)字開關(guān)噪聲（特別是輸出驅(qū)動器產(chǎn)生的噪聲）干擾器件模擬端的模擬采樣和處理。根據(jù)采樣信號的不同，此數(shù)字輸出開關(guān)噪聲可能包含顯著的頻率成分，如果此噪聲返回器件的模擬或時鐘輸入端，或者通過電源返回芯片的模擬端，則噪聲和雜散性能會很容易受其影響而降低。
對于大多數(shù)高速模數(shù)轉(zhuǎn)換器，建議將兩個獨立的電源分別用于AVDD和DRVDD。這兩個電源之間應(yīng)有充分的隔離，防止DRVDD電源的任何數(shù)字開關(guān)噪聲到達轉(zhuǎn)換器的AVDD電源。AVDD和DRVDD電源常常采用各自的調(diào)節(jié)器，然而，如果在這兩個電源之間實現(xiàn)了充分的濾波，則采用一個調(diào)節(jié)器通常也能獲得足夠好的性能。
ADC電源靈敏度 - PSRR
確定高速ADC對電源噪聲的靈敏度的一個方法是將一個已知頻率施加于轉(zhuǎn)換器的電源軌，并測量轉(zhuǎn)換器輸出頻譜中出現(xiàn)的信號音，從而考察其電源抑制性能。輸入信號與輸出頻譜中出現(xiàn)的信號的相對功率即為轉(zhuǎn)換器在給定頻率下的電源抑制比(PSRR)。下圖顯示了典型高速ADC的PSRR與頻率的關(guān)系。此圖中數(shù)據(jù)的測量條件是將器件安裝于配有旁路電容的評估板上，這種方法能夠顯示典型應(yīng)用中器件如何響應(yīng)電源噪聲。注意在這種情況下，轉(zhuǎn)換器的PSRR在低頻時相對高得多，當頻率高于約10MHz時會顯著下降。