項目背景及可行性分析
　　項目名稱、項目的主要內(nèi)容及目前的進(jìn)展情況
　　基于FPGA的防火墻系統(tǒng)設(shè)計。基于FPGA平臺，設(shè)計一個具有防火墻功能的系統(tǒng)，具備對進(jìn)出網(wǎng)絡(luò)數(shù)據(jù)包解析、過濾等功能。目前正處于總體設(shè)計與論證階段。
　　項目關(guān)鍵技術(shù)及創(chuàng)新點的論述；
　　關(guān)鍵技術(shù)有并行運算，狀態(tài)檢測，CAM，規(guī)則匹配，及PowerPC嵌入式系統(tǒng)。本項目的創(chuàng)新點是將傳統(tǒng)的軟件防火墻系統(tǒng)移植到硬件平臺，充分利用FPGA的優(yōu)勢，軟硬件相結(jié)合，提高處理速度和性能。
　　技術(shù)成熟性和可靠性論述：
　　硬件防火墻開發(fā)模式就國內(nèi)來說主要存在三類。一類是通過網(wǎng)絡(luò)處理器（網(wǎng)絡(luò)芯片）， 一類是通過專用的FPGA編程，第三類是設(shè)計專用的ASIC芯片。相對于各種網(wǎng)絡(luò)處理器，F(xiàn)PGA是設(shè)計ASIC芯片最重要的步驟之一?；贔PGA芯片的片上防火墻系統(tǒng)優(yōu)勢?？蚣芙Y(jié)構(gòu)靈活高效。開發(fā)者針對防火墻產(chǎn)品需求，有針對性定義數(shù)據(jù)通路、緩存單元、處理單元、內(nèi)存總線、總線仲裁單元及其耦合構(gòu)架，使之達(dá)到最優(yōu)性能。數(shù)據(jù)線速處理。精心設(shè)計的框架結(jié)構(gòu)，使得FPGA芯片的天然并行處理優(yōu)勢發(fā)揮到極致。數(shù)據(jù)在芯片內(nèi)始終處于流動狀態(tài)，多個處理單元在不同節(jié)點并行完成數(shù)據(jù)分析、處理、替換等操作，從原理上保證了數(shù)據(jù)線速處理。硬件可升級。最終產(chǎn)品保留FPGA芯片升級接口，隨著網(wǎng)絡(luò)應(yīng)用環(huán)境與用戶需求變化，更新芯片設(shè)計后，為用戶提供硬件升級服務(wù)，最大程度保護用戶投資。開發(fā)優(yōu)勢。所有功能集成在片內(nèi)完成， 兼之FPGA I／O資源豐富特性，使得系統(tǒng)硬件布局極為簡單，將網(wǎng)卡芯片、內(nèi)存芯片與時鐘直接與FPGA芯片連接即可，省卻了傳統(tǒng)主板繁雜的控制器、總線等結(jié)構(gòu)，使得系統(tǒng)成本大幅下降。加之在FPGA中嵌入PowerPC硬核，使得片上系統(tǒng)的性能進(jìn)一步提升。
　　項目實施方案
　　1.方案基本功能框圖及描述
　　用框圖的方式并加以簡單的描述簡述實施本項目的技術(shù)方案。
　　
　　圖1 方案基本功能流程框圖