本項(xiàng)目開發(fā)了一個(gè)使用 Xilinx 公司的 SPARTAN3A-DSP FPGA 作為目標(biāo)開發(fā)板，采集數(shù)字和模擬傳感器數(shù)據(jù)，并將傳感器數(shù)據(jù)采用 I2C 接口與上級(jí)無線傳感器網(wǎng)絡(luò)進(jìn)行通信的環(huán)境監(jiān)測系統(tǒng)。使用 VHDL 語言編寫了溫濕度數(shù)字傳感器(SHT1x)和氣壓模擬傳感器(MPX599D)的接口模塊、I2C 輸出接口模塊和總控模塊。制作了與 SPARTAN3A-DSP 與接口電路板，接入模擬、數(shù)字傳感器信號(hào)量。本項(xiàng)目利用FPGA 的可編程特性，搭載不同的傳感器，與無線傳感器網(wǎng)絡(luò)相結(jié)合，可以提高無線傳感器網(wǎng)絡(luò)系統(tǒng)承載不同傳感器應(yīng)用的能力。I2C 的標(biāo)準(zhǔn)輸出接口也使得系統(tǒng)具有擴(kuò)展連接各類上級(jí)微控器的能力。

1.概述

1.1 項(xiàng)目背景

在隨著微處理器的發(fā)展，各類設(shè)備日趨向網(wǎng)絡(luò)化發(fā)展，物聯(lián)網(wǎng) 2009 年已引起了廣泛關(guān)注，據(jù)預(yù)測 2010 年無線傳感器應(yīng)用將成為最新的電子智能社會(huì)的熱點(diǎn)。隨著材料科學(xué)、電化學(xué)科學(xué)、生物科學(xué)的不斷發(fā)展，新類型的傳感器產(chǎn)品層出不窮。而目前市面上所售的傳感器采集板，都是一經(jīng)定型就無法改變的。FPGA產(chǎn)品的特性在于可以進(jìn)行反復(fù)修改硬件設(shè)計(jì)。為此，產(chǎn)生使用 FPGA 來設(shè)計(jì)各類傳感器接入的思考。其系統(tǒng)優(yōu)點(diǎn)在于，當(dāng)系統(tǒng)接入的傳感器發(fā)生改變時(shí)，可以重新設(shè)計(jì) FPGA接口電路模塊使得其容納新產(chǎn)品。為此，本項(xiàng)目試用 FPGA 將無線傳感器網(wǎng)絡(luò)和典型的數(shù)字、模擬傳感器相連，滿足環(huán)境監(jiān)測的需要。

如圖 1-1 所示，其中，虛線框表示外部自然環(huán)境、圓形表示傳感器，方框表示基于 FPGA 的環(huán)境監(jiān)測系統(tǒng)，天線表示 I2C 接口設(shè)備、云表示無線傳感器網(wǎng)絡(luò)、PC 機(jī)表示用戶終端。

整個(gè)工作流程為：傳感器通過 FPGA 上 的 EXP 接 口與環(huán)境監(jiān)測系統(tǒng)相連。系統(tǒng)通過發(fā)送命令，從傳感器上采集數(shù)據(jù)。數(shù)據(jù)采集后，系統(tǒng)將從傳感器采集來的數(shù)據(jù)使用 I2C 接口輸出，例如可以通過無線傳感器網(wǎng)絡(luò)傳輸，并最終將結(jié)果輸出到終端。從而實(shí)現(xiàn)對(duì)外部環(huán)境的監(jiān)測。

圖 1-2. 基于 FPGA 的環(huán)境監(jiān)測系統(tǒng)框圖

2.基于 FPGA 的環(huán)境監(jiān)控系統(tǒng)的 總控模塊設(shè)計(jì)

2.1 模塊功能概述

FPGA 在環(huán)境網(wǎng)絡(luò)中的檢測既是指 FPGA 對(duì)溫濕 度及氣壓傳感器的測量數(shù)據(jù)進(jìn)行讀取，存儲(chǔ)并上交給上級(jí)端口的過程。本模塊完成的是其中的核心部分——即FPGA 通過計(jì)數(shù)器完成對(duì)溫濕度傳感器以及氣壓傳感器的輪詢，并將接收到的數(shù)據(jù)存儲(chǔ)起來，通過與上級(jí)連通的 I2C 接口將數(shù) 據(jù)發(fā)送至上級(jí)端口。

本模塊的另一個(gè)作用是創(chuàng)建時(shí)鐘數(shù)據(jù)包，將引入的 FPGA 內(nèi)部晶振時(shí)鐘轉(zhuǎn)化為項(xiàng)目所需的時(shí)鐘（即計(jì)數(shù)器所需時(shí)鐘，溫濕度傳感器所需時(shí)鐘，氣壓傳感器所需時(shí)鐘，上級(jí) I2C 端口所需時(shí)鐘）。如圖 2-1 所示。

圖 2-1 端口模塊原理圖

2.2 底層模塊設(shè)計(jì)

2.2.1 CLK 分頻端口模塊設(shè)計(jì)

圖 2-2 分頻端口模塊

SCK 為 FPGA 內(nèi)部晶振時(shí)鐘，時(shí)鐘頻率 125MHZ;

CLK 端口的作用是將 FPGA 內(nèi)部的晶振時(shí)鐘轉(zhuǎn)化為項(xiàng)目所需的時(shí)鐘。轉(zhuǎn)化方法為通過四個(gè)分頻器將輸入的晶振時(shí)鐘 SCK 分別轉(zhuǎn)化為計(jì)數(shù)器所需的 CLK1，溫濕度傳感器所需的時(shí)鐘 CLK2，氣壓傳感器所需的 CLK3 以及上級(jí)端口所需的 CLK4。

其中計(jì)數(shù)器所需的時(shí)鐘頻率較低，所以需要分頻器 1 需要對(duì) SCK 進(jìn)行 10 萬倍的分頻。而 clk2 需要 1MHZ 的時(shí)鐘，所以要對(duì) 分頻器 2 進(jìn)行 125 分頻。

相關(guān)程序?yàn)椋?/p>

entity cl k is

Port （ sck ： in STD_LOGIC;

clk1 ： out STD_LOGIC;

clk2 ： out STD_LOGIC;

clk3 ： out STD_LOGIC;

clk4 ： out STD_LOGIC）;

end clk;

architecture Behavioral of clk is --分頻器 1，為計(jì)數(shù)器提供時(shí)鐘 CLK1

begi n

process（sck）

variable x:std_l ogic;

variable n:integer range 0 t o 49999：=0; --因計(jì)數(shù)器頻率較低，故對(duì) FPGA 內(nèi)部

- -振進(jìn)行 10 萬倍分頻

begin

x：=‘0’;

clk1《=x;

if（rising_edge（sck））then

if（n=49999）then

n：=0;

x：=not x;

else n：= n+1;

end if;

end if;

end process;

process（sck） --分頻器 2 產(chǎn)生溫濕度傳感器所需時(shí)鐘

variable n:integer range 0 t o 124：=0; --時(shí)鐘為 125 分頻，將 125MHZ 的晶振

--鐘轉(zhuǎn)化為 1MHZ 的傳感器所需時(shí)鐘

variable x1，x2:std_logic;

begin

x1：=‘0’;

x2：=‘1’;

clk2《=x1 xor x2;

if（rising_edge（sck））then

if（n=124）then

n：=0;

x1：= not x1;

else n：= n+1;

end if;

end if;

if（falling_edge（sck））then

if（n=62）then

x2：= not x2;

end if;

end if;

clk3《=sck;

clk4《=sck;

end process;

end Behavioral;

2.2.2 計(jì)數(shù)器模塊

圖 2.3 計(jì)數(shù)器模塊

計(jì)數(shù)器模塊的作用是對(duì)兩個(gè)端口模塊進(jìn)行輪詢，使兩個(gè)端口模塊能夠依次啟動(dòng)，并最終讓存儲(chǔ)模塊依次接收到溫度，濕度以及氣壓的數(shù)據(jù)。

具體方法為：計(jì)數(shù)器模塊內(nèi)部是一個(gè) 0 到 150 循環(huán)計(jì)數(shù)的計(jì)數(shù)器。計(jì)數(shù)器接收輸入的時(shí)鐘信號(hào)，使計(jì)數(shù)器在時(shí)鐘上升沿到來時(shí)啟動(dòng)一次。

當(dāng) N=1 時(shí)，計(jì)數(shù)器向溫濕度端口模塊發(fā)送啟動(dòng)溫度檢測的指令。接下來計(jì)數(shù)器開始計(jì)數(shù)，即 N 開始自加。

在 1《=N《50 的時(shí)間里，計(jì)數(shù)器無任何新指令，這是給溫濕度端口模塊充足的時(shí)間，使其能完成其內(nèi)部功能（既接對(duì)溫濕度傳感器發(fā)送溫度檢測指令，收溫濕度傳感器發(fā)送的溫度數(shù)據(jù)，并將其傳送給存儲(chǔ)模塊）。

類似于溫度指令的處理方法，在 N=50 時(shí)計(jì)數(shù)器 向溫濕度端口模塊發(fā)送濕度檢測指令，并在 50

在 N=151 時(shí)，溫度，濕度以及氣壓的測量數(shù)據(jù) 都已經(jīng)存儲(chǔ)在儲(chǔ)存模塊當(dāng)中了，這時(shí)將 N 置 0，開始新一輪的輪詢。

相關(guān)程序?yàn)椋?/p>

entity count is

Port （ clk1 ： in STD_LOGIC;

com1 ： out STD_LOGIC_VECTOR （1 downto 0）; --向溫濕度接口模

--塊發(fā)送啟動(dòng)指令的端口

com2 ： out STD_LOGIC）; --向氣壓接口模塊發(fā)送啟動(dòng)指令的端口

end count;

architecture Behavioral of count is

begin

process（clk1）

variable n:integer range 0 to 200：=0;

begin

if（rising_edge（clk1））then

if（n=151）then

n：=0; --在 n=151 時(shí)將 N 置 0，開始新一次的輪詢

com1《=“11”;

com2《=‘1’;

else n：=n+1;

end if;

if（n=1）then --在 n=1 時(shí)，發(fā)送溫度檢測指令

com1《=“01”;

com2《=‘1’;

--等待，保證端口功能的實(shí)現(xiàn)

elsif（n=50）then --發(fā)送濕度檢測指令

com1《=“10”;

com2《=‘1’;

--等待，保證端口功能的實(shí)現(xiàn)

elsif（n=100）then --發(fā)送氣壓檢測指令

com1《=“11”;

com2《=‘0’;

--等待，保證端口功能的實(shí)現(xiàn)

end if;

end if;

end process;

end Behavioral;

2.2.3 存儲(chǔ)與轉(zhuǎn)發(fā)模塊

本模塊旨在按順序接收由溫濕度傳感器端口模塊與氣壓傳感器端口模塊發(fā)出的測量數(shù)據(jù)（即一組 12 位的 2 進(jìn)制數(shù)字），并 再接收完畢后將數(shù)據(jù)編碼并發(fā)送給上級(jí)串行端口，其元器件內(nèi)部結(jié)構(gòu)如下：

圖 2-4 存儲(chǔ)與轉(zhuǎn)發(fā)模塊

在這其中，COM1 與 COM2 的作用是對(duì)存儲(chǔ)器 VALUE1，VALUE2，VALUE3 發(fā)出“接收數(shù)據(jù)”的指令。在溫濕度接口模塊將溫度的測量數(shù)據(jù)接收完成時(shí)，接口模塊就通過 COM1 發(fā)出指令，“通知”存儲(chǔ)模塊接收數(shù) 據(jù)。同理 com1 還可以發(fā)送濕度數(shù)據(jù)的“接收”指令。而 com2 由氣壓傳感器端 口模塊引出，用于在氣壓測量數(shù)據(jù)讀取完成時(shí)發(fā)送氣壓數(shù)據(jù)的“接收”指令。

由于計(jì)數(shù)器已經(jīng)完成了輪詢機(jī)制，對(duì)個(gè)端口模塊的啟動(dòng)順序有了安排，所以本模塊不涉及解決數(shù)據(jù)的接收順序的問題。接收數(shù)據(jù)時(shí)發(fā)生“沖突”（幾多了數(shù)據(jù)同時(shí)給出接收指令）的問題也不由本接口解決。在這里使用了單片機(jī)的方法來完成數(shù)據(jù)的接收與發(fā)送。

具體的單片機(jī)時(shí)序如下：

圖 2-5 狀態(tài)機(jī)

如上圖所示，本狀態(tài)機(jī)分為五個(gè)狀態(tài)，IDLE 為空閑狀態(tài)，亦為狀態(tài)機(jī)的初始狀態(tài)。當(dāng)存儲(chǔ)器接收到溫度數(shù)據(jù)的接收指令之后，狀態(tài)機(jī)轉(zhuǎn)入狀態(tài) s0。

在 s 0 狀態(tài)，存儲(chǔ)模塊將數(shù)據(jù)接收 到 VALUE1 當(dāng) 中，等到收到濕度數(shù)據(jù)接收指令時(shí)，狀態(tài)機(jī)進(jìn)入 S1 狀態(tài)。

同理接收濕度數(shù)據(jù)，轉(zhuǎn)入狀態(tài) S2，并在氣壓端口模塊的接受指令輸入之后接收氣壓數(shù)據(jù)，當(dāng)氣壓數(shù)據(jù)接受完成后，轉(zhuǎn)入狀態(tài) S3。

在 S3 狀態(tài)，所接收的溫濕度及氣壓數(shù)據(jù)被編成 長度為 45 位 2 進(jìn)制編碼，并存儲(chǔ)于 VALUE 中。最中通 過 I2C 串行接口轉(zhuǎn)發(fā) 給上級(jí)。具體方法為通過接入 I2C所需的 I2C_CLK，通過捕捉上升沿發(fā)送數(shù)據(jù)，并最終將編碼發(fā)送給上級(jí)。

編碼發(fā)送完成后，狀態(tài)機(jī)回到空閑狀態(tài)，等待下一次啟動(dòng)（輪詢啟動(dòng)由計(jì)數(shù)器完成）。

相關(guān)程序?yàn)椋?/p>

entity logic_2 is

Port （

clk4 ： in STD_LOGIC;

com1 ： in std_logic_vector（1 downto 0）;

com2 ： in std_logic;

data_in1 ： in STD_LOGIC_vector（11 downto 0）;

data_in2 ： in STD_LOGIC_vector（11 downto 0）;

data_out ： out STD_LOGIC）;

end logic_2;

architecture Behavioral of logic_2 is

type xn is （idle，s0，s1，s2，s3）;

signal state:xn;

signal value1，value2，value3:std_logic_vector（11 downto 0）;

signal value:std_logic_vector（44 downto 0）;

begin

process（clk4，com1，com2，state，data_in1，data_in2）

variable n:integer range 0 to 50;

begin

case state is

when idle=》

if（com1=“01”）then

state《=s0;

end if;

when s0=》

value1《=data_in1;

if（com1《=“10”）then

state《=s1;

end if;

when s1=》

value2《=data_in1;

if（com2《=‘0’）then

state《=s2;

end if;

when s2=》

value3《=data_in2;

state《=s3;

when s3=》

n：=0;

value《=value3&“011”&value2&“010”&value1&“000”;

if（rising_edg e（clk4））then

data_out《=value（n）;

if（n》=0 and n《44）then n：=n+1;

elsif（n=44）then state《=idle;

else null;

end if;

end if;

end case;

end process;

end Behavioral;

2.2.4 傳輸模塊

本模塊的作用是接收存儲(chǔ)模塊的啟動(dòng)指令并接收從存儲(chǔ)模塊傳輸過來的以編碼完成的數(shù)據(jù)，并將這個(gè) 45 位的 2 進(jìn)制編碼 通過 I2C 串口發(fā)送給上級(jí)接口，其內(nèi)部結(jié)構(gòu)圖如下：

圖 2-6 傳輸模塊

當(dāng)接收模塊收到存儲(chǔ)模塊發(fā)來的啟動(dòng)信號(hào)（COMX=’0’）時(shí)，I2C_DATA 開始接收 DATA_IN 傳輸來的數(shù)據(jù)。具體方法為：通過捕捉 CLK 上升沿，每次上升沿計(jì)數(shù)器加 1，每次傳輸 1 字節(jié)的數(shù)據(jù)。這樣計(jì)數(shù) 45 次，便能把 45 位的數(shù)據(jù)從 I2C_DATA串行接口 1 字節(jié) 1 字節(jié)的發(fā)送給上級(jí)端口。

當(dāng) 45 位編碼全部傳輸完畢后，傳輸模塊便會(huì)向存儲(chǔ)模塊發(fā)送“發(fā)送完畢”指令，回到等待狀態(tài)。

2.3 頂層模塊設(shè)計(jì)

頂層模塊的主要作用是將上述時(shí)鐘分頻模塊，計(jì)數(shù)器模塊與存儲(chǔ)轉(zhuǎn)發(fā)模塊連接起來，主要使用元件例化語句。

具體語句如下：

entity su mmar y1 is

Port （ sck ： in STD_LOGIC;

reset： in std_log ic;

com_in1:in std_log ic_vector（1 downto 0）;

com_in2:in std_log ic;

com_out1 ：out std_lo gic_vector（1 downto 0）;

com_out2 ：out std_lo gic;

data_in1 ： in STD_LOGIC_vector（11 downto

0）;

data_in2 ： in STD_LOGIC_vector（11 do wnto 0）;

data_o ut:out std_logic）;

用

end summar y1 ;

architecture Behavioral o f summar y1 is

component clk is --CLK 分頻模塊調(diào)

Port （ sck ： in STD_LOGIC;

clk1 ： out STD_LOGIC;

clk2 ： out STD_LOGIC;

clk3 ： out STD_LOGIC;

clk4 ： out STD_LOGIC）;

end compo nent;

component count is --計(jì)數(shù)器模塊調(diào)用

Port （ clk1 ： in STD_LOGIC;

com1 ： o ut STD_LOGIC_VECTOR （1 downto 0）;

com2 ： o ut STD_LOGIC）;

end compo nent;

用

0）;

component logic_2 is --存儲(chǔ)轉(zhuǎn)發(fā)模塊調(diào)

Port （

clk4 ： in STD_LOGIC;

com1 ： in std_logic_vector（1 downto 0）;

com2 ： in std_logic;

data_in1 ： in STD_LOGIC_vector（11 downto 0）;

data_in2 ： in STD_LOGIC_vector（11 downto

data_o ut ： out STD_LOGIC）;

end compo nent;

signal clk1，clk2，clk3，clk4:std_lo gic;

begin

u0:clk po rt map（sck，clk1，clk2，clk3，clk4）;

u1:count po rt map（clk1，co m_out1，co m_o ut2）;

--端口映射

u2:logic_2 port map（ clk4，com_in1，com_in2，data_ in1，data_in2，data_out）

end Behavio ral;

3.氣壓傳感器的接口模塊介紹

3.1 概述

3.1.1 特性

該氣壓傳感器的溫度補(bǔ)償為0——85 C°，適合于基于微控制器或者微處理器的系統(tǒng)，目前已取得硅剪氣壓應(yīng)變儀標(biāo)準(zhǔn)量度的專利。

3.1.2 輸入、輸出關(guān)系與接口介紹

圖3-1 氣壓傳感器輸入輸出關(guān)系

如下圖所示：傳感器上，自左向右的管腳依次編為接口1至接口6。其中接口1、6將不被使用。接口2須接地，接口3、5分別接VOU+和VOUT-，接口4需要與電源相連。

圖 3-2 接口模塊編程實(shí)現(xiàn)

3.2 接口模塊編程實(shí)現(xiàn)

該接口模塊的程序流程如圖 3-3 所示。

圖 3-3 接口模塊程序流程圖

如上圖所示，當(dāng)程序開始執(zhí)行，使能端連接 A/D 轉(zhuǎn)換盒。當(dāng)輸入為為高電平時(shí)，不接收數(shù)據(jù);當(dāng)輸入為低電平，且在時(shí)鐘上升沿，傳感器開始工作，它將傳感器輸出結(jié)果傳入 FPGA 開發(fā)板。如果循環(huán)變量 i 小于 11，則 i 自加，并且返回上一步，繼續(xù)傳輸結(jié)果。否則，當(dāng)循環(huán)變量 i 大于等于 11 時(shí)，則意味著傳輸完畢，程序結(jié)束運(yùn)行。

3.3 MCP3201 的介紹

3.3.1 主要特性

采用12 位分辨率，轉(zhuǎn)換精度不超過+ / - 1 LSB，采用SPI兼容串行接口，單電源工作電壓為2.7～5.5 V。當(dāng)電源為最高的5.5V時(shí)，轉(zhuǎn)換速率最高為100k/s，當(dāng)電源為最低的2.7V時(shí)，轉(zhuǎn)換速率是50k/s。當(dāng)電源為5V時(shí)，500nA的典型機(jī)電流最大不超過400μA的工作電流。它的工作溫度范圍是-40～85℃。8個(gè)引腳的有PDIP，SOIC，TSSOP等多種封裝。

圖 3-4 MCP3210 引腳分布圖

3.3.2 MCP3201 的引腳分布及功能簡介

MCP3201 引腳分布中，VDD為2.7～5.5V電源引腳，VSS接地，IN+為正極性信號(hào)輸入引腳，輸入電壓范圍為VIN-～（VREF+VIN-）。IN-為負(fù)極性信號(hào)輸入引腳，輸入電壓范圍為（VSS-100mV）～（VS+100mV）。CS/ SHDN為片選/ 關(guān)閉控制引腳，此引腳被拉低時(shí)將初始化與該芯片的通訊，被拉高時(shí)將結(jié)束當(dāng)前轉(zhuǎn)換或通訊并使芯片處于關(guān)閉狀態(tài)。在任何相鄰的兩次轉(zhuǎn)換之間，該引腳必須被拉高。CLK為串行時(shí)鐘輸入引腳，用于啟動(dòng)本次轉(zhuǎn)換及提供，轉(zhuǎn)換結(jié)果串行輸出的同步信號(hào)。DOUT ：數(shù)據(jù)輸出端，用于串行輸出模數(shù)轉(zhuǎn)換的結(jié)果，在轉(zhuǎn)換完成之后的時(shí)鐘下降沿自動(dòng)更新位數(shù)據(jù)。VREF為參考電壓輸入引腳，電壓范圍0.25V～VDD。

3.3.3 工作時(shí)序圖

圖3-5 工作時(shí)序圖

通過時(shí)序圖的描述，可以看出：轉(zhuǎn)換輸出在 CL K 控制下進(jìn)行，從 DOUT 引腳串行輸出。每個(gè) CL K 下降沿到來時(shí)，轉(zhuǎn)換結(jié) 果移出一位。此時(shí)序圖采用的是高位在前的標(biāo)準(zhǔn)模式。

用標(biāo)準(zhǔn)SPI 兼容串行接口與該器件進(jìn)行通信。當(dāng)CS變?yōu)榈碗娖綍r(shí)，啟動(dòng)與MCP3201 的通信。如果器件上電時(shí)CS引腳為低電平，則必須先將此引腳拉為高電平，然后再恢復(fù)至低電平以啟動(dòng)通信。器件將在 CS 變?yōu)榈碗娖胶笤诘谝粋€(gè)上升沿開始對(duì)模擬輸入信號(hào)進(jìn)行采樣。采樣周期將在第二個(gè)時(shí)鐘周期的下降沿結(jié)束，此時(shí)器件將輸出一個(gè)低電平空位。接下來的12 個(gè)時(shí)鐘脈沖將以首先發(fā)送MSB位的格式輸出轉(zhuǎn)換結(jié)果，如圖1所示。器件總是在時(shí)鐘下降沿輸出數(shù)據(jù)。所有12個(gè)數(shù)據(jù)位均發(fā)送完畢后，如果器件繼續(xù)接收時(shí)鐘脈沖，而CS保持為低電平，則器件將以首先發(fā)送LSB的格式輸出轉(zhuǎn)換結(jié)果，如圖2所示。如果在CS保持為低電平時(shí)繼續(xù)向器件提供時(shí)鐘脈沖（在以首先發(fā)送LSB的格式發(fā)送完數(shù)據(jù)后），器件將持續(xù)輸出零。

3.4 接口模塊編程實(shí)現(xiàn)

library IEEE;

use IEEE.STD_LOGIC_1164.ALL;

use IEEE.STD_LOGIC_ARITH.ALL;

use IEEE.STD_LOGIC_UNSIGNED.ALL;

---- Uncomment the following library declaration if instantiating

---- any Xilinx primitives in this CODe.

--library UNISIM;

--use UNISIM.VComponents.all;

entity sip is

port

（

dein，clk ： in Std_Logic;

serialin ： in Std_Logic;

parallelout ： out Std_Logic_Vector （11 downto 0 ）;

rst ： out Std_Logic;

deout ： out Std_Logic）;

end entity;

architecture a of sipo is

begin

rst《= dein; //AD盒連接使能端//

process （clk，dein）

variable i ： integer range 0 to 11; //定義i的范圍是0-11//

begin

if dein=‘1’ then //如果輸入信號(hào)為1//

deout《=‘1’; //則不接收數(shù)據(jù)//

i：=0;

elsif rising_edge（clk） then parallelout（i） 《= serialin; //當(dāng)有上升沿時(shí)，將

感器輸出結(jié)果傳

入FPGA開發(fā)板 //

if i《11 then i：=i+1; //串并行轉(zhuǎn)換//

elsif i=11 then deout《=‘0’;

else null;

end if;

end if;

end process;

end a;

4.溫濕度傳感器的接口模塊介紹

4.1 模塊功能

4.1.1 硬件介紹

SHT1x 系列是高度集成的溫濕度傳感器芯片， 提供全標(biāo)定的數(shù)字輸出。傳感器包括一個(gè)電容性聚合體測濕敏感元件、一個(gè)用能隙材料制成的測溫元件，并在同一芯片上，與14 位的A/D 轉(zhuǎn)換器以及串行接口電路實(shí)現(xiàn)無縫連接。校準(zhǔn)系數(shù)以程序形式儲(chǔ)存在OTP 內(nèi)存中，在標(biāo)定的過程中使用。兩線制的串行接口與內(nèi)部的電壓調(diào)整。

4.1.2 模塊功能概覽

如上圖所示

圖 4-1 SHT1x 溫濕度傳感器框圖

A. 該模塊利用各種接口與 FPGA 連接進(jìn)行數(shù)據(jù)傳 輸及功能實(shí)現(xiàn)。

B. 該模塊接 口分為： SCK（in）， COMMAND（in） ，DATA（out），等 ，分別主要 實(shí)現(xiàn)接收控制器的時(shí)鐘，以及控制器發(fā)出的口令（進(jìn)行溫度 or 濕度測量），和數(shù)據(jù)的接 收與存儲(chǔ)，進(jìn)而 待控制器執(zhí)行完 其他任務(wù)后需要測 量的數(shù)據(jù)時(shí)對(duì)其進(jìn)行數(shù)據(jù)傳輸。

C. 模塊功能框圖：

圖 4-2

D.模塊功能及與 FPGA 的連接：

通過 FPGA 與傳感器的控制器傳出的時(shí)鐘 SCK，完成進(jìn)程;在啟動(dòng)時(shí)序后，經(jīng)過控制器傳輸?shù)拿?COMMAND（00000011 溫 度測量;00000101 濕度測量），進(jìn)行測量時(shí)序;測量等待時(shí)序后，進(jìn)行數(shù)據(jù)的接收及儲(chǔ)存，并等待控制器發(fā)出對(duì)數(shù)據(jù)傳輸?shù)拿睢?/span>

4.2 內(nèi)部模塊實(shí)現(xiàn)

4.2.1 程序流程概述

A.流程圖：

圖 4-3 程序啟動(dòng)時(shí)序圖

如圖4-3所示，程序的啟動(dòng)流程為：

1. 啟動(dòng)傳輸時(shí)序：

當(dāng)SCK 時(shí)鐘高電平時(shí)DATA 翻轉(zhuǎn)為低電平，緊接著SCK 變?yōu)榈碗娖剑S后是在SCK 時(shí)鐘高電平時(shí)DATA 翻轉(zhuǎn)為高電平。

2.測量時(shí)序及數(shù)據(jù)讀取時(shí)序：發(fā)布一組測量命令后，控制器要等待測量結(jié)束。這個(gè)過程需要大約55ms，對(duì)應(yīng)12bit 測量。SHTxx 通過下拉DATA 至低電平并進(jìn)入空閑模式，表示測量的結(jié)束?？刂破髟谠俅斡|發(fā)SCK 時(shí)鐘前，必須等待這個(gè)“數(shù)據(jù)備妥”信號(hào)來讀出數(shù)據(jù)。檢測數(shù)據(jù)可以先被存儲(chǔ)，這樣控制器可以繼續(xù)執(zhí)行其它任務(wù)在需要時(shí)再讀出數(shù)據(jù)。

4.2.2 接口模塊編程實(shí)現(xiàn)

A.接口定義：單向的 SCK，COMMAND 的 STD_LOGI C 定義，以及 DATA 串行雙向接口的定義，其中 COMMAND 為 8 位命令位（00 0 地址位+5 位命令位）

B.由于流程為順序時(shí)序則將整個(gè)流程用 PROCESS.

C. DATA 三態(tài)門用于數(shù)據(jù)的讀取。DATA 在SCK 時(shí)鐘下降沿之后改變狀態(tài)，并僅在SCK 時(shí)鐘上升沿有效。數(shù)據(jù)傳輸期間，在SCK 時(shí)鐘高電平時(shí)，DATA必須保持穩(wěn)定。為避免信號(hào)沖突，微處理器應(yīng)驅(qū)動(dòng)DATA 在低電平。即：

data1 《= （others =》 ‘0’）;

IF（sck‘event AND sck=’1‘）THEN

data1 《= d; --Data三態(tài)門

END IF;

D. 啟動(dòng)傳輸：當(dāng)SCK 時(shí)鐘高電平時(shí)DATA 翻轉(zhuǎn)為低電平，緊接著SCK 變?yōu)榈?span style="text-indent: 2em; font-size: 12px;">電平，隨后是在SCK 時(shí)鐘高電平時(shí)DATA 翻轉(zhuǎn)為高電平。即：

WAIT UNTIL sck=’1‘;

data1 《= NOT d;

WAIT UNTIL sck=’0‘

data1 《= d;

E.測量時(shí)序：

c 《= ’command‘;

WAIT ON sck UNTIL （sck’event AND sck = ‘1’） FOR 55 ms; --測量數(shù)據(jù)

F.數(shù)據(jù)傳輸：

IF（c=‘00000011’）

a《=data; --數(shù)據(jù)傳輸

ELSIF（c=‘00000101’）

b《=data;

END IF;

G.數(shù)據(jù)存儲(chǔ)：該程序是用于傳感器對(duì)測量完妥的數(shù)據(jù)進(jìn)行暫時(shí)的存儲(chǔ)，以備控制器完成其他任務(wù)或進(jìn)程后，對(duì)數(shù)據(jù)的完整接收。

entity Dataout is

Port （ sck ： in STD_LOGIC;

rst ： in STD_LOGIC;

serialin ： in STD_LOGIC;

parallelout ： out STD_LOGIC_vector（7 downto 0））;

end Dataout;

architecture a of Dataout is

signal para ： std_logic_vector（7 downto 0）;

begi n

process （sck）

variable i ： integer range 0 to 7;

begin

if rst=‘1’ then i：=0;

elsif rising_edge（sck） then

if i《7 then

para 《= para（6 downto 0） & serialin;

i：=i+1;

else

parallelout《=para;

i：=i+1;

end if;

else null;

end if;

end process;

end;

4.3 調(diào)試結(jié)果

A.SHT2x 程序進(jìn)行調(diào)試后出現(xiàn)以下 3 個(gè)問題：

ERROR:HDLParsers:164 - “D:/?。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。?！1/sht2x.vhd” Line 57.

unexpected IDENTIFIER， expecting SEMICOLON

parse error，

ERROR:HDLParsers:1015

statement unsupported.

“D:/！?。。。。。。。。。。。。。。。。。。。。。。。。。。。。。?！1/sht2x.vhd”

Li ne

61.

Wait

for

ERROR:HDLParsers:164 - “D:/?。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。?！1/sht2x.vhd” Line 63.

unexpected TICK

parse error，

主要是有關(guān)數(shù)據(jù)類型的問題;

B.Dataout 程序經(jīng)調(diào)試后運(yùn)行成功。