文章來源：半導(dǎo)體與物理

原文作者：jjfly686

在芯片制造的復(fù)雜流程中，光刻工藝是決定晶體管圖案能否精確“印刷”到硅片上的核心環(huán)節(jié)。而光刻Overlay(套刻精度)，則是衡量光刻機(jī)將不同層電路圖案對準(zhǔn)精度的關(guān)鍵指標(biāo)。簡單來說，它就像建造摩天大樓時每一層的鋼筋骨架能否完美對齊——任何微小的錯位都可能導(dǎo)致整棟建筑的崩塌。在芯片領(lǐng)域，Overlay的誤差會直接影響芯片的良率和性能，甚至決定先進(jìn)制程的成敗。

什么是光刻Overlay

光刻Overlay指的是芯片制造過程中，前后兩次光刻工藝形成的電路圖案之間的對準(zhǔn)精度。一顆現(xiàn)代芯片可能包含數(shù)十層電路結(jié)構(gòu)(如晶體管層、金屬互聯(lián)層、絕緣層等)，每一層都需要通過光刻機(jī)將設(shè)計圖案投射到硅片上。如果相鄰層的圖案無法精準(zhǔn)對齊(例如金屬導(dǎo)線未能連接到晶體管觸點(diǎn))，就會導(dǎo)致芯片功能失效。

Overlay誤差的量化通常以納米(nm)為單位。例如，在7nm先進(jìn)制程中，Overlay誤差需要控制在2nm以內(nèi)。

Overlay誤差影響芯片制造

1. 良率殺手：電路短路與斷路

Overlay誤差過大會直接導(dǎo)致不同層電路錯位。例如，金屬連線層若未能對準(zhǔn)晶體管觸點(diǎn)，可能引發(fā)斷路;而相鄰導(dǎo)線若重疊過多，則可能造成短路。據(jù)統(tǒng)計，Overlay問題可占高端芯片良率損失的30%以上。

2. 性能波動：晶體管參數(shù)失控

在FinFET或GAA(環(huán)繞柵極)晶體管中，柵極長度、溝道位置等關(guān)鍵參數(shù)對Overlay極其敏感。即使幾納米的偏差，也可能導(dǎo)致閾值電壓漂移、漏電流增加，進(jìn)而影響芯片功耗和頻率。

3. 多層堆疊技術(shù)的瓶頸

3D NAND閃存、DRAM堆疊芯片等新型結(jié)構(gòu)需要數(shù)十層材料的精確對準(zhǔn)。Overlay誤差會引發(fā)層間應(yīng)力不均、信號傳輸失真等問題，嚴(yán)重時甚至導(dǎo)致結(jié)構(gòu)開裂。

如何提升光刻Overlay精度

1. 光刻機(jī)硬件的極致優(yōu)化

雙工件臺系統(tǒng)：ASML的TWINSCAN技術(shù)通過“曝光-測量”雙臺并行，將對準(zhǔn)速度提升數(shù)倍。

高數(shù)值孔徑(NA)物鏡：EUV光刻機(jī)通過增大物鏡數(shù)值孔徑，提升分辨率和套刻精度。

激光干涉儀與形變補(bǔ)償：實(shí)時監(jiān)測硅片形變并通過機(jī)械臂微調(diào)，抵消熱膨脹或機(jī)械應(yīng)力導(dǎo)致的位移。

2. 材料與工藝的協(xié)同創(chuàng)新

智能光刻膠：開發(fā)具有自對準(zhǔn)特性的化學(xué)放大膠(CAR)，利用分子間作用力修正微小偏差。

平坦化工藝(CMP)：通過化學(xué)機(jī)械拋光減少硅片表面起伏，避免高低差導(dǎo)致的聚焦誤差。

應(yīng)力匹配材料：在多層堆疊中使用熱膨脹系數(shù)相近的材料，降低溫度變化引起的層間錯位。

3. 算法與數(shù)據(jù)的閉環(huán)控制

實(shí)時反饋系統(tǒng)：每片晶圓曝光后立即測量Overlay數(shù)據(jù)并反饋調(diào)整。

機(jī)器學(xué)習(xí)預(yù)測模型：利用歷史數(shù)據(jù)訓(xùn)練AI，預(yù)判設(shè)備狀態(tài)變化(如鏡頭熱漂移)并提前補(bǔ)償。

虛擬量測(VM)：結(jié)合工藝參數(shù)模擬Overlay結(jié)果，減少物理測量時間。

4. 多重曝光與工藝協(xié)同

自對準(zhǔn)雙重成像(SADP/SAQP)：通過多次曝光和刻蝕組合，分解復(fù)雜圖形并提升對準(zhǔn)容差。

設(shè)計-工藝協(xié)同優(yōu)化(DTCO)：在芯片設(shè)計階段預(yù)留Overlay補(bǔ)償空間，例如采用冗余觸點(diǎn)或彈性布線。