亚洲av成人精品日韩一区,97久久久精品综合88久久,玩弄japan白嫩少妇hd,亚洲av片不卡无码久久,玩弄人妻少妇500系列

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

接觸孔工藝簡(jiǎn)介

中科院半導(dǎo)體所 ? 來(lái)源:學(xué)習(xí)那些事 ? 2025-02-17 09:43 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本文主要簡(jiǎn)單介紹探討接觸孔工藝制造流程。以55nm接觸控工藝為切入點(diǎn)進(jìn)行簡(jiǎn)單介紹。

集成電路制造領(lǐng)域,工藝流程主要涵蓋前段工藝(Front End of Line,F(xiàn)EOL)與后段工藝(Back End of Line,BEOL)。前段工藝主要用于制作晶體管,而后段工藝則專注于實(shí)現(xiàn)晶體管之間的金屬布線互連。其中,接觸孔工藝作為前后段工藝銜接的關(guān)鍵環(huán)節(jié),其作用是連接晶體管有源區(qū)與第一金屬層。在大規(guī)模生產(chǎn)的成套工藝流程里,接觸孔工藝一旦出現(xiàn)缺陷,常常會(huì)成為影響良率的關(guān)鍵因素。在該工藝模塊中,接觸電阻(Contact Resistance,Rc)和套刻對(duì)準(zhǔn)(Overlay)是需要重點(diǎn)關(guān)注的兩個(gè)核心部分。

電路信號(hào)的傳輸速度取決于電阻與電容的乘積,因此,在接觸孔工藝中,降低接觸電阻成為了一個(gè)至關(guān)重要的問(wèn)題。針對(duì)這一問(wèn)題,主要可從接觸孔材料、接觸孔關(guān)鍵尺寸等方面展開(kāi)考量。

接觸孔工藝簡(jiǎn)介

在接觸孔材料方面,用金屬鎳硅化物替代以往的金屬鈷硅化物,能夠獲得更小的接觸電阻;采用金屬鎢替換之前的金屬鋁作為接觸孔的填充材料,不僅可擁有更強(qiáng)的抗電遷移能力,還能實(shí)現(xiàn)更小的電阻率以及更高的臺(tái)階覆蓋率;在不影響填充能力的前提下,減小具有高阻特性的黏合層 Ti/TiN 的厚度,同樣可以達(dá)到降低電阻的目的。

在接觸孔關(guān)鍵尺寸方面,隨著技術(shù)節(jié)點(diǎn)逐漸縮小,多晶硅到接觸孔的距離越來(lái)越短。減小接觸孔的關(guān)鍵尺寸,有助于減少多晶硅和接觸孔之間橋聯(lián)的問(wèn)題,然而,關(guān)鍵尺寸的減小會(huì)致使接觸孔與多晶硅及有源區(qū)的接觸面積變小,進(jìn)而增加接觸電阻。與此同時(shí),降低層間介質(zhì)的厚度也有助于降低電阻。所以,需要探尋合適的工藝窗口,以平衡這些因素之間的關(guān)系。光刻工藝中的套刻對(duì)準(zhǔn)步驟,對(duì)接觸孔工藝有著較大的影響,尤其是在靜態(tài)隨機(jī)存取存儲(chǔ)器(Static Random - Access Memory,SRAM)區(qū)域。靜態(tài)隨機(jī)存取存儲(chǔ)器依靠提高晶體管密度來(lái)增加緩存容量,其設(shè)計(jì)可不遵循最小設(shè)計(jì)規(guī)則,這給工藝帶來(lái)了極大的挑戰(zhàn)。在靜態(tài)隨機(jī)存取存儲(chǔ)器區(qū)域,當(dāng)接觸孔與柵極套刻對(duì)準(zhǔn)時(shí),若出現(xiàn)較大偏差,就容易導(dǎo)致接觸孔和柵極之間發(fā)生橋聯(lián)短路,進(jìn)而使器件失效。當(dāng)接觸孔與有源區(qū)套刻對(duì)準(zhǔn)時(shí),部分有源區(qū)上的接觸孔與有源區(qū)重疊,一旦產(chǎn)生對(duì)準(zhǔn)偏差,在后續(xù)刻蝕過(guò)程中就會(huì)刻蝕掉一部分淺溝槽隔離(STI)上的氧化物,從而增加漏電,加大器件功耗。

接觸孔工藝流程

55nm 接觸孔工藝選用金屬鎢作為填充材料,在器件與第一層金屬之間采用介質(zhì)材料,以此形成層間介質(zhì)層(Inter - Layer Dielectric,ILD),從而實(shí)現(xiàn)電性隔離,并降低金屬與襯底之間的寄生電容。55nm 接觸孔工藝的具體步驟如下:

清洗:

在進(jìn)行化學(xué)氣相沉積(Chemical Vapour Deposition,CVD)之前,需對(duì)晶圓表面進(jìn)行清洗,以確保其表面潔凈。

沉積具有拉應(yīng)力的氮化物層:

如下圖所示,利用化學(xué)氣相沉積法沉積一層氮化物,這層氮化物既作為后續(xù)刻蝕接觸孔的刻蝕停止層,同時(shí)還能引入應(yīng)力。在早期工藝中,對(duì)器件的工作速率要求相對(duì)較低,所以在這一步驟采用的是氧化物加氮化物的組合,主要目的是實(shí)現(xiàn)電性隔離。加入氧化層,一方面是將其作為刻蝕停止層;另一方面是因?yàn)榈锱c硅襯底的晶格常數(shù)和熱膨脹系數(shù)不匹配,氮化物與硅直接接觸會(huì)產(chǎn)生較大應(yīng)力,容易致使硅襯底出現(xiàn)裂紋、大量位錯(cuò)或缺陷。因此,需要在襯底上生長(zhǎng)一層氧化物,以緩解氮化物與硅襯底之間的應(yīng)力。隨著技術(shù)節(jié)點(diǎn)不斷縮小,對(duì) <100> 晶向的硅片施加拉應(yīng)力,能夠顯著提升其溝道的電子遷移率,進(jìn)而提高器件的驅(qū)動(dòng)電流。所以,在這一步驟中去除了氧化物,以充分發(fā)揮氮化物的應(yīng)力作用,通過(guò)精準(zhǔn)控制沉積工藝的各項(xiàng)指標(biāo)來(lái)調(diào)控應(yīng)力大小,有效提升 NMOS 器件的工作速率。

75cd8b66-eabc-11ef-9310-92fbcf53809c.png

生長(zhǎng)具有拉應(yīng)力的氮化物

沉積磷硅玻璃:

如下圖所示,運(yùn)用高密度等離子體化學(xué)氣相沉積工藝(High Density Plasma Chemical Vapour Deposition,HDPCVD)沉積磷硅玻璃(PSG),將其作為第一層層間介質(zhì)層。磷硅玻璃是在未摻雜硅酸鹽玻璃(Undoped Silicate Glass,USG)中摻磷形成的,它能夠有效吸收固定離子(主要為 Na)并阻擋水汽。在該步驟中,主要從間隙填充能力(Gap Fill)、等離子體損傷、薄膜均勻性這三個(gè)方面對(duì)高密度等離子體化學(xué)氣相沉積工藝進(jìn)行優(yōu)化。

75e4fad0-eabc-11ef-9310-92fbcf53809c.png

生長(zhǎng)磷硅玻璃層

沉積 TEOS:

如下圖所示,采用等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)工藝生長(zhǎng)正硅酸乙酯(TEOS),將其作為第二層層間介質(zhì)層。為解決高密度等離子體化學(xué)氣相沉積工藝中等離子體密度過(guò)大、薄膜均勻性欠佳、沉積時(shí)間過(guò)長(zhǎng)的問(wèn)題,55nm 工藝采用 PSG + TEOS 的組合作為層間介質(zhì)。

7615eb86-eabc-11ef-9310-92fbcf53809c.png

生長(zhǎng)正硅酸乙酯層

CMP:

如下圖所示,借助化學(xué)機(jī)械研磨(Chemical Mechanical Polishing,CMP)來(lái)調(diào)整層間介質(zhì)層的高度,實(shí)現(xiàn)表面平坦化。在研磨氧化物的過(guò)程中,主要通過(guò)調(diào)節(jié)研磨時(shí)間來(lái)達(dá)到指定的介質(zhì)層高度,最后清洗去除表面的研磨液。

763c240e-eabc-11ef-9310-92fbcf53809c.png

化學(xué)機(jī)械研磨調(diào)整高度

沉積氧化物:

如下圖所示,利用等離子體增強(qiáng)化學(xué)氣相沉積形成一層氧化物,該氧化物可作為光刻的抗反射涂層,以減少反射,降低駐波效應(yīng),同時(shí)還能修復(fù)化學(xué)機(jī)械研磨工藝對(duì)表面造成的損傷。

76588720-eabc-11ef-9310-92fbcf53809c.png

生成等離子體增強(qiáng)的氧化物

光刻:

如下圖所示,通過(guò)光刻膠旋涂、前烘、對(duì)準(zhǔn)與曝光、后烘、顯影、堅(jiān)膜等一系列步驟,將掩模上的圖形轉(zhuǎn)移到光刻膠上。非接觸孔區(qū)域保留光刻膠,接觸孔區(qū)域的光刻膠則通過(guò)顯影去除,后續(xù)將通過(guò)刻蝕工藝形成接觸孔。

76680e7a-eabc-11ef-9310-92fbcf53809c.png

光刻形成接觸孔圖案

刻蝕、清洗:

如下圖所示,采用 CF?等氣體形成的等離子體轟擊晶圓,去除無(wú)光刻膠覆蓋區(qū)域的介質(zhì)層,形成高深寬比的接觸孔。在形成接觸孔后,通過(guò)干法刻蝕和濕法刻蝕去除光刻膠和抗反射涂層,隨后將晶圓放入清洗槽中清洗,最后在物理氣相沉積(Physical Vapor Deposition,PVD)金屬前,用氬離子濺射去除表面的氧化物。

7687a4ba-eabc-11ef-9310-92fbcf53809c.png

刻蝕形成接觸控圖案

沉積黏合層(Glue Layer,GL):

如下圖所示,利用物理氣相沉積工藝濺射沉積 Ti 和 TiN 層。Ti/TiN 層主要有兩方面作用:一方面,由于鎢與氧化物的黏附性較差,如果直接將鎢填充進(jìn)氧化物,形成的介質(zhì)層中鎢層極易脫落,因此需要 Ti/TiN 作為黏附層,防止鎢層脫落;另一方面,Ti/TiN 層作為阻擋層,能夠有效防止鎢擴(kuò)散至器件有源區(qū)內(nèi),對(duì)器件性能造成損害。

76a6ab12-eabc-11ef-9310-92fbcf53809c.png

沉積Ti/TiN層

沉積鎢層:

如下圖所示,采用化學(xué)氣相沉積工藝沉積金屬鎢,填充接觸孔。這個(gè)過(guò)程主要分為兩步,第一步是利用六氟化鎢(WF?)、硅烷(SiH?)和乙硼烷(B?H?)在一定溫度和壓力下反應(yīng)沉積一層鎢籽晶層,第二步是利用六氟化鎢(WF?)和氫氣(H?)沉積大量的鎢。

76bd6d5c-eabc-11ef-9310-92fbcf53809c.png

沉積鎢層

CMP:

如下圖所示,利用化學(xué)機(jī)械研磨去除表面多余的鎢層和 Ti/TiN 層,防止鎢殘留導(dǎo)致不同區(qū)域的接觸孔短路,同時(shí)也使表面平坦化。正硅酸乙酯層是化學(xué)機(jī)械研磨的停止層,考慮到工藝的容忍度,當(dāng)終點(diǎn)檢測(cè)器檢測(cè)到正硅酸乙酯的成分時(shí),會(huì)再進(jìn)行一定時(shí)間的研磨,確保鎢沒(méi)有殘留。

76f0c5b2-eabc-11ef-9310-92fbcf53809c.png

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 檢測(cè)器
    +關(guān)注

    關(guān)注

    1

    文章

    894

    瀏覽量

    48685
  • 工藝
    +關(guān)注

    關(guān)注

    4

    文章

    683

    瀏覽量

    29448

原文標(biāo)題:接觸孔工藝簡(jiǎn)介

文章出處:【微信號(hào):bdtdsj,微信公眾號(hào):中科院半導(dǎo)體所】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    PCB線路板的Via hole塞工藝

      導(dǎo)電Via hole又名導(dǎo)通,為了達(dá)到客戶要求,線路板導(dǎo)通必須塞,經(jīng)過(guò)大量的實(shí)踐,改變傳統(tǒng)的鋁片塞
    發(fā)表于 09-21 16:45

    PCB導(dǎo)電工藝及原因詳解

      導(dǎo)電Via hole又名導(dǎo)通,為了達(dá)到客戶要求,導(dǎo)通必須塞,經(jīng)過(guò)大量的實(shí)踐,改變傳統(tǒng)的鋁片塞
    發(fā)表于 11-28 11:09

    關(guān)于黑工藝流程和工藝說(shuō)明,看完你就懂了

    關(guān)于黑工藝流程和工藝說(shuō)明,看完你就懂了
    發(fā)表于 04-23 06:42

    PCB線路板導(dǎo)電工藝的實(shí)現(xiàn)

    導(dǎo)電Via hole又名導(dǎo)通,為了達(dá)到客戶要求,線路板導(dǎo)通必須塞,經(jīng)過(guò)大量的實(shí)踐,改變傳統(tǒng)的鋁片塞
    的頭像 發(fā)表于 01-22 11:18 ?3998次閱讀

    點(diǎn)鍍盲填充工藝流程簡(jiǎn)介

    不同的HDI PCB客戶有不同的設(shè)計(jì)要求,必須遵循合理的生產(chǎn)工藝流程控制成本,確保質(zhì)量。本文將通過(guò)分析不同類型的HDI板來(lái)展示和討論HDI PCB的一些類型的工藝流程。點(diǎn)鍍盲填充工藝
    的頭像 發(fā)表于 08-02 15:35 ?7727次閱讀
    點(diǎn)鍍盲<b class='flag-5'>孔</b>填充<b class='flag-5'>工藝</b>流程<b class='flag-5'>簡(jiǎn)介</b>

    PCB設(shè)計(jì)的導(dǎo)電工藝解析

    導(dǎo)電Via hole又名導(dǎo)通,為了達(dá)到客戶要求,導(dǎo)通必須塞,經(jīng)過(guò)大量的實(shí)踐,改變傳統(tǒng)的鋁片塞
    發(fā)表于 01-03 15:28 ?2838次閱讀

    Via hole塞工藝全面解析

    導(dǎo)電Via hole又名導(dǎo)通,為了達(dá)到客戶要求,導(dǎo)通必須塞,經(jīng)過(guò)大量的實(shí)踐,改變傳統(tǒng)的鋁片塞
    發(fā)表于 03-06 14:30 ?9220次閱讀

    回流焊工藝原理_通回流焊接工藝的優(yōu)缺點(diǎn)

    回流焊接工藝就是使用回流焊接技術(shù)來(lái)裝配通元件和異型元件。用于組裝印刷線路板(PCB)的制造工藝步驟主要取決于裝配中使用的特殊組件。
    發(fā)表于 04-14 11:03 ?1.9w次閱讀
    通<b class='flag-5'>孔</b>回流焊<b class='flag-5'>工藝</b>原理_通<b class='flag-5'>孔</b>回流焊接<b class='flag-5'>工藝</b>的優(yōu)缺點(diǎn)

    何時(shí)使用通技術(shù)工藝?

    的利用不足,即使它可能是最佳的設(shè)計(jì)和組裝選擇。了解通技術(shù)何時(shí)應(yīng)單獨(dú)使用或與表面貼裝技術(shù)結(jié)合使用時(shí),首先要清楚地了解這兩種方法的優(yōu)缺點(diǎn)。 通技術(shù)工藝與表面貼裝技術(shù)工藝 自 1940
    的頭像 發(fā)表于 09-30 18:40 ?1790次閱讀

    PCB導(dǎo)電工藝的實(shí)現(xiàn)

    導(dǎo)電Via也稱為導(dǎo)電。為了滿足客戶的要求,電路板的導(dǎo)電必須堵上。經(jīng)過(guò)大量實(shí)踐,改變了傳統(tǒng)的鋁片封堵工藝,采用白板完成電路板表面焊接和封堵。洞。生產(chǎn)穩(wěn)定,質(zhì)量可靠。
    發(fā)表于 07-28 10:39 ?3055次閱讀

    接觸工藝(Contact Process)

    接觸工藝是集成電路制造中的關(guān)鍵工藝,也是技術(shù)難度最高的工藝之一。接觸
    的頭像 發(fā)表于 11-22 14:37 ?9826次閱讀

    PCB線路板導(dǎo)電工藝的實(shí)現(xiàn)

    工藝流程為:板面阻焊→HAL→塞→固化。采用非塞流程進(jìn)行生產(chǎn),熱風(fēng)整平后用鋁片網(wǎng)版或者擋墨網(wǎng)來(lái)完成客戶要求所有要塞的導(dǎo)通。塞
    發(fā)表于 09-08 15:01 ?1434次閱讀
    PCB線路板導(dǎo)電<b class='flag-5'>孔</b>塞<b class='flag-5'>孔</b><b class='flag-5'>工藝</b>的實(shí)現(xiàn)

    互連/接觸/通/填充分別代表了什么

    在芯片制程中,互連、接觸、通和填充是常見(jiàn)術(shù)語(yǔ),這四個(gè)術(shù)語(yǔ)代表了金屬化中不同的連接方式。那么互連、接觸、通和填充塞分別代表了什么?有什么作用呢?
    發(fā)表于 11-06 15:19 ?3283次閱讀
    互連/<b class='flag-5'>接觸</b>/通<b class='flag-5'>孔</b>/填充分別代表了什么

    接觸工藝的制造流程

    接觸工藝是指在 ILD 介質(zhì)層上形成很多細(xì)小的垂直通,它是器件與第一層金屬層的連接通道。通的填充材料是金屬鎢(W),
    的頭像 發(fā)表于 11-15 09:15 ?1129次閱讀
    <b class='flag-5'>接觸</b><b class='flag-5'>孔</b><b class='flag-5'>工藝</b>的制造流程

    電鍍填工藝研究與優(yōu)化

    為了提高高密度互連印制電路板的導(dǎo)電導(dǎo)熱性和可靠性,實(shí)現(xiàn)通與盲同時(shí)填電鍍的目的,以某公司已有的電鍍填盲工藝為參考,適當(dāng)調(diào)整填盲
    的頭像 發(fā)表于 04-18 15:54 ?607次閱讀
    通<b class='flag-5'>孔</b>電鍍填<b class='flag-5'>孔</b><b class='flag-5'>工藝</b>研究與優(yōu)化