亚洲av成人精品日韩一区,97久久久精品综合88久久,玩弄japan白嫩少妇hd,亚洲av片不卡无码久久,玩弄人妻少妇500系列

您好,歡迎來電子發(fā)燒友網! ,新用戶?[免費注冊]

您的位置:電子發(fā)燒友網>源碼下載>數(shù)值算法/人工智能>

基于AES算法硬件優(yōu)化及IP核應用

大?。?/span>0.90 MB 人氣: 2017-11-02 需要積分:1

  根據(jù)AES算法的特點,從3方面對算法硬件實現(xiàn)進行改進:列混合部分使用查找表代替矩陣變換,降低算法實現(xiàn)的運算復雜度,采用流水線結構優(yōu)化關鍵路徑一密鑰拓展,提升加密速度,利用FPGA定制RAM (BRAM)預存查找表進一步提升加密速度。優(yōu)化后的AES算法在Virtex -6xc6vlx240T(速度等級-3)FPGA上實現(xiàn),結果發(fā)現(xiàn),AES算法共占用1 139個Slice,最大頻率達到443.99 MHz,通量達到56.83 Gbit/s,效率達到49.89 (Mbit/s)/Slice;然后,對AES算法進行接口邏輯聲明,將優(yōu)化后AES算法封裝成自定制IP核;最后,采用基于NIOS II的SOPC技術,構建了一個嵌入式AES算法加密系統(tǒng),實現(xiàn)了數(shù)據(jù)通信中的高速加密。

基于AES算法硬件優(yōu)化及IP核應用

非常好我支持^.^

(0) 0%

不好我反對

(0) 0%

      發(fā)表評論

      用戶評論
      評價:好評中評差評

      發(fā)表評論,獲取積分! 請遵守相關規(guī)定!

      ?